ಕನ್ನಡದಲ್ಲಿ ವೆರಿಲಾಗ್(Verilog)

ನಾವು ಮಿನ್ಕೆ ಎಂಜಿನಿಯರ್ ಗಳು ಚಿಪ್ಪುಗಳನ್ನು ಡಿಸಯ್ನ್ ಮಾಡಲು ವೆರಿಲಾಗ್ ಎಂಬ HDL(Hardware Descriptive Language)
ನ್ನು ಬಳಸುತ್ತೇವೆ. ಅದರಲ್ಲಿ ಒಂದು ಬಿಟ್ ನ್ನು(1,0) ನೆನಪಿಡಲು ಪ್ಲಿಪ್-ಪ್ಲಾಪ (Flip-flop)ನ್ನು ಬಳಸುತ್ತೇವೆ. ಆ ಪ್ಲಿಪ್-ಪ್ಲಾಪಗೆ ವೆರಿಲಾಗ್ ಕೋಡ್ ಈ ಕೆಳಕಂಡಂತೆ ಇರುತ್ತದೆ.
http://en.wikipedia.org/wiki/Flip-flop_(electronics)

always @(posedge clk or negedge rst_n)
begin
if ( rst_n == 1'b0)
   q <= 1'b0;
else
   q <= d;
end

ಇದನ್ನೆ ಕನ್ನಡದಲ್ಲಿ ಬರೆದರೆ ಹೀಗಾಗಬಹುದು.

d = ಒ (ಒಳಗೆ ಬರುವ)
clk=ಕಲಕ
rst_n=ರಸಟ_ಇ
q = ಹೊ (ಹೊರಗೆ ಹೋಗುವ)

ಯಾವಾಗಲೂ @(ಏರುವ ಕಲಕ ಮೇಣ್ ಇಳಿಯುವ ರಸಟ_ಇ)
ಸುರು
   (ರಸಟ_ಇ == 0) ಆದರೆ
               ಹೊ <= 0;
      ಇಲ್ಲವೆ
               ಹೊ <= ಒ;
ಮುಗಿ
                      _________
                     |               |
        ಒ       ---|               |--- ಹೊ
                     |               |
                     |               |
     ಕಲಕ      --- |>            |
                     |_________|
     ೦
        ರಸಟ_ಇ  -----|
   

ನೇರವಾಗಿ ಹೇಳಬೇಕು ಅಂದರೆ
--> 'ಒ' ವಿನ ಬೆಲೆ(value)ಬದಲಾಗುವವರೆಗೆ ಅದರ ಬೆಲೆಯನ್ನು 'ಹೊ'ನಲ್ಲಿ ನೆನಪಿಟ್ಟಿಕೊಳ್ಳಲಾಗುತ್ತದೆ.
--> ಯಾವಾಗಲೂ'ಹೊ'ವಿನ ಬೆಲೆ  'ಕಲಕ' ಏರಿದಾಗ(0->1)  ಮೇಣ್ 'ರಸಟ_ಇ'ಇಳಿದಾಗ(1->0) ಬದಲಾಗುತ್ತದೆ.

ಕೊ.ಕೊ.:
ವೆರಿಲಾಗ್ ನಲ್ಲಿ ಬರೆದರೇನ್ ಅರಿತ ಆಗೋದು ಕನ್ನಡದಲ್ಲೆ ಅಲ್ವ
ಮೇಣ್ = ಅತ್ವ